

# Potenciostato Implantable Integrado en Tecnología CMOS

Fabio A. Guarnieri \*, Mariano Garcia Inza †, Jos Lipovezky †, Alejandro de la Plaza †

\* Universidad de Entre Ros

† Universidad de Buenos Aires

**Abstract**—Se describe la integración en tecnología CMOS de un circuito de potenciostato a ser implantado como parte de un dispositivo utilizado en el control de la presión interior del globo ocular. El potenciostato es un esquema circuital que permite el control y monitoreo de procesos electroquímicos, posibilitando el ajuste de la tensión aplicada a los electrodos, as como la medición de la corriente galvánica resultante.

## I. INTRODUCCIÓN

El uso de tres electrodos para el control y supervisión de un proceso electro-químico asegura la independencia de las tensiones aplicadas respecto a potenciales electroquímicos y caídas de tensión óhmicas en la interfase electrodo-electrolito.

La configuración circuital denominada it potenciostato, incluye un electrodo denominado de referencia cuya corriente es nula, asegurándose de este modo que dicho electrodo no participa del proceso electroquímico, mientras es utilizado como referencia de tensión.

La figura muestra un ejemplo de aplicación, donde se muestra una cuba conteniendo la solución electrolítica, y los tres electrodos en una conceción muy utilizada:

- *ET*: Electrodo de trabajo
- *EC*: Electrodo de control o contra-electrodo
- *ER*: Electrodo de referencia

El lazo de realimentación establecido con el amplificador operacional  $A_1$  fuerza la tensión entre los electrodos *ET* y *ER* ser igual a  $V_{ctl}$ , la tensión de entrada del circuito. La elevada impedancia de la entrada no inversora de  $A_1$  asegura que la corriente en el electrodo *ER* de referencia es nula. La tensión de salida de  $A_1$  es aplicada al contra-electrodo *EC*, estableciendo la ya descrita tensión de polarización en la cuba. El amplificador  $A_2$  es utilizado para medir la corriente de la reacción, utilizando la resistencia  $R$  para convertir valores de corriente a valores de tensión, al mismo tiempo que el lazo de realimentación fuerza el potencial del electrodo *ET* a masa.

En el caso particular de esta aplicación, donde el proceso electrolítico se realiza en una membrana sólida parte de una estructura MEMS a ser implantada en el globo ocular, es necesario permitir una gran flexibilidad en términos de valor y signo de la tensión aplicada.

## II. DESCRIPCIÓN DEL CIRCUITO

Para minimizar el consumo de corriente de un circuito complejo es conveniente reducir la cantidad de estructuras circuitales mediante la re-utilización de algunas de ellas. En este caso, es posible reducir la cantidad de amplificadores




Fig. 1. Potenciostato y cuba electrolítica

mediante el uso de un amplificador completamente diferencial que puede describirse mediante la ecuación:

$$V_{+out} - V_{-out} = (V_{+in} - V_{-in}) \cdot A \quad (1)$$

donde  $A$  es la ganancia diferencial del amplificador.

La Fig. muestra un amplificador completamente diferencial utilizado como potenciostato: la tensión de control  $V_{ctl}$  es aplicada a la entrada, y el lazo de realimentación diferencial fuerza que una tensión igual sea aplicada al electrodo *ET*.

$$V_{ET} = V_{ctl} \quad (2)$$

En un amplificador completamente-diferencial el circuito de realimentación solo puede controlar la diferencia de tensiones de salida. La tensión de modo comn de salida  $V_{+out} + V_{-out}$  debe ser prefijada por un circuito de polarización independiente. Esto se mecaniza mediante un lazo de realimentación que incluye un circuito sensor de dicha tensión de salida de modo-comn. En la Fig. esta función la realiza el electrodo *ER*, conectado a los otros dos electrodos a travs de las resistencias internas del electrolito. El amplificador  $A_{mc}$  compara la tensión del electrodo *ER* con masa y cierra el lazo de realimentación. De esta manera, la tensión de modo comn se ajusta de manera tal que el electrodo *ER* adquiere el potencial de masa.

$$V_{ER} = 1/2(V_{ET} + V_{EC}) = 0 \quad (3)$$

Esta disposición permite invertir la tensión aplicada a los electrodos maximizando el rango posible con un cierto valor de voltaje de alimentación.

## III. DISEÑO DEL AMPLIFICADOR DIFERENCIAL-DIFERENCIAL

La Fig. muestra un esquema simplificado del amplificador completamente diferencial. Los transistores  $M_1 M_2$  forman el




Fig. 2. Potenciostato completamente diferencial




Fig. 3. Circuito CMOS simplificado

par diferencial.  $M_5$ ,  $M_6$ ,  $M_7$  y  $M_8$  en la configuración de gate común reflejan la corriente de señal, para maximizar la excursión de la etapa de salida, implementada en este caso por cuatro espejos de corriente en configuración puente. Un ajuste de las tensiones de polarización  $V_{b1}$  y  $V_{b2}$  permite variar el valor de tensión de modo común de los terminales de salida. La ganancia del amplificador simplificado esta determinada por la transconductancia del par diferencial y la resistencia equivalente de entrada a los espejos de corriente:

$$g_m = \sqrt{I_{ee}k_p(w/l)} \quad (4)$$


donde  $k_p$  es igual a  $\mu_p \cdot C_o$ , siendo  $\mu_p$  es la movilidad de los portadores en el canal de un transistor de canal  $p$  y  $C_o$  es la capacidad intrínseca del canal.  $I_{ee}$  es la corriente de polarización del par diferencial. La ganancia es entonces:

$$G = \frac{g_{md}}{q_{me}} \quad (5)$$


donde  $g_{md}$  y  $g_{me}$  son las transconductancias del par diferencial y el transistor de entrada al espejo de corriente respectivamente. Suponiendo que ambos transistores tienen la misma corriente de reposo:

$$G = \sqrt{\frac{(w/l)_d}{(w/l)_e}} \quad (6)$$

un valor relativamente pequeño dado el límite en el valor máximo de  $(w/l)_d$  para que los transistores del par diferencial continúen operando en la región de inversión fuerte. En este caso, se adoptaron  $(w/l)_d = 100$  y  $(w/l)_e = 1/10$  por lo que se obtiene una ganancia para la etapa de aproximadamente



(a) **Clase A**



(b) **Clase B**

Fig. 4. Amplificadores de corriente

30. Para incrementar la ganancia e incrementar la máxima corriente de señal en la etapa de salida, se reemplazaron los espejos de corriente simples (Fig. ) que se muestran en el circuito simplificado por una etapa que opera en clase B. Este circuito se puede observar en la Fig. . Se agrega una fuente de corriente formada por un transistor en *source común*, que limita la corriente del transistor en la configuración diodo. De esta manera, cuando la corriente de entrada es menor a la que determina la polarización de la fuente de corriente, la tensión de dicha fuente colapsa a prácticamente un valor cero, y el espejo opera como el circuito simple, con una ganancia de corriente igual a la relación de forma ( $w/l$ ):




Fig. 5. Espejo de corriente clase B: ganancia de corriente




Fig. 6. Circuito CMOS completo del potenciostato

$$E_1 = \frac{(w/l)_s}{(w/l)_e} \quad (7)$$

Cuando la corriente de entrada supera el valor prefijado, la corriente que circula por el transistor en la configuración diodo queda limitada, y la resistencia de entrada al espejo es igual a la resistencia de salida del transistor que forma la fuente de corriente,  $M_r$ . La ganancia de corriente de la etapa resulta entonces:

$$E = g_{ms} \cdot h_o \quad (8)$$

donde  $h_o = \lambda \cdot I_{limit}$  es la resistencia de drenaje de  $M_r$ , y  $g_{ms}$  es la transconductancia del transistor principal de salida.

La Fig. muestra el esquemático del circuito CMOS completo, incluyendo el amplificador de modo común.

#### IV. SIMULACIÓN

El circuito descrito fue diseñado utilizando los modelos del proceso CMOS AMIC5 de  $0.5\mu\text{m}$  de longitud de canal provistos por Mosis. La tensión de alimentaron utilizada es de 3 Vol.

La Fi. muestra el resultado de una simulisño del circuito de la figura 4b, donde la corriente  $I_{limita}$  ha sido fijada en  $1\mu\text{A}$ . Puede observarse el cambio de pendiente que ocurre a una corriente de  $0.9\mu\text{A}$ . Este circuito permite asimismo poder predecir con gran precisin la corriente de polarizacin de los transistores de salida en conexión source común ( $M_9$ ,  $M_{12}$ ,  $M_{13}$  y  $M_{16}$ ).

Los resultados de la simulación del amplificador completo se muestran en la Tabla .

TABLA I  
MODELO TSMC 0.18

Parámetros	Magnitud	Unidad
Ganancia	17.000	V/V
GW	3.2	MHz
$V_{dd}$	3	Volt
$I_{dd}$	12	$\mu\text{A}$

#### V. CONCLUSIONES

La prestación de un circuito que implementa un potenciostato puede ser optimizada utilizando un circuito completamente diferencial. Con esta configuración es posible utilizar tensiones de control bipolares maximizando simultaneamente la excursión posible de tensión, una caracterstica importante para circuitos implantables que no cuentan con alimentación de potencia autónoma.

#### REFERENCES

- [1] P.A. Boutet, S. Manen, Low power CMOS potentiostat for three electrodes amperometric chemical sensor, 2011 Faible Tension Faible Consommation, Marruecos, 2011.
- [2] M. M. Ahmadi and G. Jullien, Current-Mirror-Based Potentiostats for Three-Electrode Amperometric Electrochemical Sensors, *IEEE Transactions on Circuits and Systems*, vol. 56, no. 7, July 2009.
- [3] W-S. Wang, W-T Kuo, H-Y. Huang, and C-H Luo, Wide Dynamic Range CMOS Potentiostat for Amperometric Chemical Sensor, *Sensors*, www.mdpi.com/journal/sensors, 2010.
- [4] W-Y Chuong, A. C. Paglinawan, Y-H Wang, T-T Kuo, A Readout Circuit with Potentiostat for Amperometric Chemical Sensors detection and Glucose Meter Applications, *IEEE Electron Devices and Solid-State Circuits Conference* 2007.